Les convertisseurs à pesées successives

Le principe de fonctionnement d'un convertisseur à pesées successives est de construire une grandeur numérique qui va devenir progressivement l'image de la tension analogique d'entrée.

Le convertisseur à pesées successives est composé de 4 éléments : un convertisseur numérique-analogique, un comparateur analogique, un registre de sortie et un SAR (Successives Approximations Register).

Le SAR est l'élément qui permet de gérer le fonctionnement du convertisseur, il se comporte un peu comme un registre à décalage. Par exemple, si un convertisseur à pesées successives de 8 bits essaye de convertir une tension de 3,5 V avec un V_ref à 5 V, en 8 fronts d'horloge, la conversion est effectuée suivant le tableau ci dessous

Pour débuter la construction de l'image numérique , le SAR place à '1' son MSB, tous ses autres bits sont à '0'. La tension en sortie du CNA est à V_ref /2 (soit 2,5 V). En sortie du comparateur on trouve donc un '1' logique.

Le "1" est conservé, il constitue le MSB du nombre binaire en construction

Maintenant le SAR met à 1 le bit de poids directement inférieur au MSB. Donc la tension en sortie du CNA est 2,5+1,25 = 3,75 V. Cette fois ci, le comparateur sort un niveau logique '0'. Le SAR reset ce dernier bit, le CNA retombe à 2,5V,  et met à "1" le bit suivant  et ainsi de suite comme le montre le tableau ci dessus.

En continuant, on trouve le résultat suivant :

La qualité d'un convertisseur à pesées successives dépend donc essentiellement du comparateur utilisé et du convertisseur numérique analogique.

Les convertisseurs Flash

Les convertisseurs flash sont les plus rapides des CAN, ils réalisent leurs conversions en un seul coup d'horloge, en comparant la tension d'entrée avec 2ⁿ-1 tensions de référence (où n est le nombre de bits du convertisseur), en utilisant 2ⁿ-1 comparateurs et une "mémoire" qui traduit le résultat des comparaisons en une valeur numérique sur le bus de sortie.

Ainsi, si l'on considère le convertisseur ci-contre, on a 15 tensions de référence :

Le facteur limitant principal de ce type de convertisseur réside dans la génération des tensions de références. La précision de chacune de ces tensions doit être meilleure que ½ LSB.

Cette erreur d’un demi-quantum (soit en absolu 1/32 de V_ref soit 3,12% en relatif) ne signifie pas que la précision sur les résistances doit être de 3,12%. En effet, l'erreur cumulée des 16 résistances en série correspond à 16 fois l'erreur de chaque résistance. Autrement dit sachant que les erreurs ne font que s'ajouter les unes aux autres, l'erreur commise par exemple sur V₁ serait:

Si on considère que Vr_ef n'introduit pas d'erreur, on trouve

d'où

On a donc vu que pour un convertisseur Flash de 4 bits, l'erreur tolérable sur les seuils de comparaison doit être inférieure à V_ref/2ⁿ⁺¹ soit V_ref/ 32. On a aussi vu que l'association des résistances pour produire cette tension de référence introduisait une erreur 32 fois plus grande que l'erreur sur la résistance. On en déduit donc que la précision des résistances, en fonction du nombre de bits du convertisseur doit être :

On peut donc créer le tableau suivant donnant en fonction du nombre de bits du convertisseur la précision minimum à obtenir sur les résistances :

On se rend aisément compte que des convertisseurs Flash, du fait de l'exigence de précision des résistances sont très difficiles à produire particulièrement lors de l'intégration. Leur prix est donc souvent assez élevé…