ATDCTL2 (ATD control Register 2)                                                                          Base + 2

                        Accès : Toujours accessible
                        Annule la séquence de conversion en cours en cas d’écriture
AFFC            Auto Fast Flag Clear                            Effacement automatique des flags
Fonction :          Permet d’effacer automatiquement les flags par lecture du registre de données (pour les conversions) ou par écriture dans le registre de données (pour les comparaisons).
Etat :                 0 = Effacement manuel des flags ; 1 = effacement automatique des flags.

ICLKSTP        Internal Clock in Stop Mode                           Etat du CAN en mode STOP
Fonction :          Permet de faire basculer la source de l’horloge de conversion, depuis l’horloge système vers l’horloge de secours du convertisseur, lorsque le 9s12 passe en mode STOP.
Si ICLKSTP est à ‘1’, le passage du 9s12 en mode STOP, ou son retour au mode normal, fait automatiquement commuter la source de l’horloge. La conversion en cours est perdue, mais le convertisseur continue son travail. Les interruptions restent actives.
Etat :                 0 = Arrêt du convertisseur en mode STOP ; 1 = Le convertisseur continue de fonctionner en mode STOP.

ETRIGLE        External Trigger Level-Edge Control              Contrôle du déclenchement sur niveau ou sur front
Fonction :          Permet de définir (si ETRIGE = ‘1’), si c’est un front ou un niveau qui va être pris en compte sur le trigger externe. Il s’utilise conjointement avec ETRIGP.

ETRIGP         External Trigger Polarity                                Polarité du trigger externe
Fonction :          Permet de définir (si ETRIGE = ‘1’) la polarité du trigger externe. Il s’utilise conjointement avec ETRIGLE.

ETRIGE         External Trigger Mode Enable            Activation du mode trigger externe
Fonction :          Permet d’activer l’utilisation du trigger externe. Lorsque ETRIGE est actif, les bits ETRIGSEL[6], ETRIGCHx², ETRIGLE et ETRIGP sont pris en compte pour définir le canal et le type de déclenchement. Voir le tableau récapitulatif page 28.
Etat :                 0 = Trigger externe désactivé ; 1 = Trigger externe activé.

ASCIE           Sequence Complete Interrupt Enable             Activation de l’interruption de fin de conversion
Fonction :          Permet de définir si une interruption doit être déclenchée à la fin de la séquence de conversion[7] lorsque SCF[8] est mis à ‘1’.
Etat :                 0 = interruption désactivé ;  1 = interruption activé.

ACMPIE         Compare Interrupt Enable     Activation de l’interruption de comparaison
Fonction :          Permet de définir si une interruption doit être déclenchée lorsqu’une comparaison[9] est vraie.
Etat :                 0 = interruption désactivé ; 1 = interruption activé.

ATDCTL3 (ATD control Register 3)                                                                          Base + 3

                        Accès : Toujours accessible
                        Annule la séquence de conversion en cours en cas d’écriture
DJM             Data Justification Mode                                   Justification des données
Fonction :          Permet de choisir si les données sont justifiées à gauche ou à droite (alignement du résultat à gauche ou à droite). L’effet du bit DJM est visible dans les registres de résultat.
Etat :                 0 = Justification du résultat à gauche ; 1 = Justification du résultat à droite.

SxC              Conversion Sequence Length            Taille de la séquence de conversion
Fonction :          Permet de définir combien de conversions seront réalisées par séquence[11].
Etat :                 0000 = 16 conversions par séquence ; 0001 = 1 conversion par séquence ;  1111 = 15 conversions par séquence.

FIFO             Result Register FIFO Mode                                                     Mode FIFO
Fonction :          Permet de définir le mode d’organisation des registres de données, entre le mode FIFO et le mode BUFFER.
Ci-dessous vous trouverez un exemple illustrant la différence entre le mode FIFO et le mode Buffer pour une séquence de conversion de 3 voies. Le résultat de la conversion est rangé dans le registre de données indiqué.

Etat :                 0 = Mode BUFFER ; 1 = Mode FIFO.

FRZ_x             Background Debug Freeze Enable                                        Mode Débug
Fonction :          Permet de définir le comportement du convertisseur en cas d’arrêt sur un point d’arrêt (pendant le Debug).
En cas d’arrêt immédiat de la conversion, le résultat de la conversion en cours sera potentiellement faussé par la durée du point d’arrêt (décharge de la capacité de blocage).
Etat :
     00 = Le convertisseur continue de fonctionner ;
     01 = Interdit ;
     10 = Le convertisseur finit la conversion et s’arrête ;
     11 = Le convertisseur s’arrête immédiatement.