Les microprocesseurs Motorola
Chuck Peddle qui participa à la conception du 6800 et qui par la suite quitta Motorola pour créer le 6502 chez Mos Technologie puis chez Commodore pour réaliser le PET  

1971 - Le microprocesseur  Motorola 6800
Microprocesseur 8 bits réalisé à l'aide transistors MOS à déplétion canal N
Le boitier DIP 40 broches, alimenté en 5V consomme de 0,5 à 1 W
Le chip est muni de deux bus, le bus de données de 8 bits bidirectionnel, le bus d'adresses de 16 bits
Il possède un jeu de 72 instructions,
Horloge externe de 1 à 2 MHz
Caractéristiques d'implantation: 7000 transistors, gravure 6 μm, surface de silicium 16,5 mm2
 Le choix de MOS à déplétion a été imposé par la nécessité de réduire la taille  la puce de silicium. A l'époque les tranches de silicium permettant l'implantation des circuits étaient de 3 pouces (76mm) , sur un tel wafer on peut obtenir 190 circuits de 4,6mm de coté ou 140 de 5,4mm , d'autre part plus le circuit est grand plus la probabilité de la présence d'une impureté dans ce circuit est grande, le rendement est de l'ordre de 20 à 28% , c'est ce qui a guidé le choix technologique de MOS à déplétion qui a permis de réduire la taille du circuit à 4mm


1972 - Le microprocesseur  Motorola 6809
Microprocesseur 8 bits réalisé à l'aide transistors MOS à enrichissement canal N
Le chip 40 broches alimenté en 5V
Le chip est muni de deux bus, le bus de données de 8 bits bidirectionnel, le bus d'adresses de 16 bits
Il possède un jeu de 59 instructions, il est le premier microprocesseur qui permet la multiplication.
Les deux registres de données (accumulateurs) de 8 bits peuvent se concaténer en un seul registre de 16 bits appelé D qui peut, notamment, accueillir le résultat de la multiplication de 2 nombres de 8 bits résultat sur 16 bits
Horloge interne ne nécessite qu'un quartz extérieur de 1 à 4 MHz

Caractéristiques d'implantation: 9000 transistors, gravure 5μm, surface de silicium 21 mm2
Le 6809 est un microprocesseur très rationnel , très facile d'emploi et agréable à programmer


1979 - Le microprocesseur  Motorola 68000

Microprocesseur 16 bits de structure interne 32 bits
Le boitier DIP 64 broches ou PGA 68 broches, comporte un bus de données de 16 bits et un bus d'adresses de 24 bits.
Alimenté en 5V il consomme de 1,5 à 1,7 W
Cadencé par une horloge interne à la fréquence de 8 MHz à 16 MHz suivant les modèles.
Il possède un jeu de 78 instructions dont la multiplication de 2 nombres de 16 bits résultat sur 32 bits et la division de deux nombres de 32 bits résultat sur 16 bits pour le quotient et 16 bits pour le reste.

Caractéristiques d'implantation: 68000 transistors, gravure 3,5 μm, surface de silicium 44 mm2
En 1985 Hitachi sort une version en technologie CMOS le 68HC000 faible consommation 0,13 W ( 0,36 à 20 MHz)

 ( voir le cours 68000)

 

1984 - Le microprocesseur  Motorola 68020
Microprocesseur 32 bits réalisé à l'aide de 200 000 transistors en technologie HCMOS
Boitier PGA 169 broches (114 broches employées) 
Alimenté en 5V il consomme  1,75 W
Cadencé par une horloge interne à la fréquence de 12 MHz à 33 MHz (5 MIPS à 33 MHz) suivant les modèles.
Il possède un jeu de 101 instructions dont la multiplication de 2 nombres de 32 bits résultat sur 64 bits et la division d'un nombres de 64 bits par un de 32 bits  résultat sur 32 bits pour le quotient et 32 bits pour le reste.
Les bus de données et d'adresses de 32 bits,
Alimenté en 5V il consomme de 1,5 à 1,7 W
Cadencé par une horloge interne à la fréquence de 8 MHz à 16 MHz suivant les modèles.

Caractéristiques d'implantation: Gravure 2 μm surface de silicium 82 mm2


1987 - Le microprocesseur  Motorola 68030
Microprocesseur 32 bits réalisé à l'aide de 273 000 transistors technologie CMOS et HMOS (High density MOS)
Boitier PGA 128 broches ou en QFP 132 pins
Alimenté en 5V il consomme  2,6 W
Cadencé par une horloge interne à la fréquence de 16 MHz à 50 MHz (18 MIPS à 50MHz) suivant les modèles.
Il inclut la MMU, unité de management de la mémoire qui permet notamment de paginer la mémoire et d'en accroitre la rapidité d'accès
Caractéristiques d'implantation: Gravure 3μm surface de silicium ? mm2

1989 - Le microprocesseur  Motorola 68040
Microprocesseur 32 bits réalisé à l'aide de 1 200 000 transistors CMOS
Boitier PGA 179 broches ou en QFP 184 pins
Alimenté en 5V il consomme  2,6 W
Cadencé par une horloge interne à la fréquence de 25 MHz à 40 MHz  suivant les modèles.
Il inclut la MMU, unité de management de la mémoire qui permet notamment de paginer la mémoire et d'en accroitre la rapidité d'accès ainsi que l'unité de calcule en virgule flottante FPU
Caractéristiques d'implantation: Gravure 0,8μm puis 0,65 
Alimenté en 5V il consomme 2,6 W

pour la première fois les performances du microprocesseur Motorola du moment sont inférieures à celles du microprocesseur INTEL 80486 (

1994 - Le microprocesseur  Motorola 68060
Microprocesseur 32 bits réalisé à l'aide de 2 500 000 transistors CMOS
Boitier PGA 206 broches ou en QFP 184 pins
Alimenté en 5Vpour les entrées/sorties et 3,3V pour le cœur il consomme  2,6 W
Cadencé par une horloge interne à la fréquence de 50 MHz à 75 MHz  suivant les modèles.(88 MIPS à 66MHz, 110 MIPS à 75MHz et  36 MFlops à 66MHz)
Il inclut la MMU, unité de management de la mémoire qui permet notamment de paginer la mémoire et d'en accroitre la rapidité d'accès ainsi que l'unité de calcule en virgule flottante FPU
Caractéristiques d'implantation: Gravure 0,6 μm puis 0,42 μm

1994 - Le microprocesseur  AIM PowerPC 601
Ce microprocesseur est né de la collaboration entre 3 sociétés Apple, IBM, Motorola (AIM)
Microprocesseur 32 bits réalisé à l'aide de 2 800 000 transistors CMOS
Boitier PGA 206 broches ou en QFP 184 pins
Alimenté en  3,3V  il consomme 6,5W à 50MHz W
Le bus de données est de 64 bits et le bus d'adresses 32 bits
Cadencé par une horloge interne à la fréquence de 50 MHz à 80 MHz
Architecture RISC
Caractéristiques d'implantation: Gravure 0,6 μm puis 0,42 μm sur 121mm2 de sicilicium
Une seconde version sortie quelques mois plus tard avec une gravure  de 0,5  μm se contera de 74 mm2 de silicium et est cadencé par une horloge à 100, 110 ou 120 MHz

 

http://www.info.univ-angers.fr/~richer/ensl3i_crs3.php
http://w ww.iutbayonne.univ-pau.fr/~dalmau/documents/cours/archi/MICROP2007.pdf
http://www.cpu-world.com

 

Numéro de la Fiche 301
Dernière mise à jour 08/06/2015