

LOGIQUE SEQUENTIELLE

CORRIGE DES EXERCICES

Leçon 03

1^{er} exercice :

A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure de résoudre le problème suivant :


Un nombre de 3 bits se présente sous forme parallèle, simultanément, deux bits d'adresse A1 et A0 qui étaient à 0 passent à la fonction entrées parallèles (01) et passeront à 10 au pulse d'horloge suivant Faire entrer dans le registre ci dessus le nombre de 3 bits, le multiplier par 2 et le sortir sous forme série le bit de poids fort en premier.

- 1/ décrire la séquence qui devra être appliquée sur les différentes entrées mais qu'il n'est pas à réaliser .
- 2/ générer un signal sur une ligne S passant à 1 pendant la durée de la sortie des 4 bits, sa retombée est supposée faire mettre les lignes A1A0 à 00
- 3/ faire le schéma

Rappel de la table des adresses

A1	A0	Fonction
0	0	Mémoire
0	1	Entrées parallèles
1	0	Décalage droite
1	1	Décalage gauche


Séquence à réaliser en partie :



- 1/ Le nombre b3,b2,b1 est présent sur les entrées parallèles A1A0 passe à 01 et l'impulsion d'horloge charge le nombre dans le registre
- 2/ A1A0 passe à 10 le registre est en décalage à droite, l'entrée série droite est à 0 le pulse d'horloge multiplie le nombre par 2. Il devient b4b3b2b1 et b4 est présent sur la sortie Q4
- 3/ Le signal S passe à 1 afin d'informer l'utilisateur que les 4 bits vont sortir, b4 est sur Q4
- 4/ b3 est présent sur Q4
- 5/ b2 est présent sur Q4
- 6/ b1 est présent sur Q4 le signal S passe à 0 sous l'effet du pulse d'horloge
- 7/ 0 est présent sur Q4

Schéma proposé

Lorsque A1A0=10 (décalage à droite) la première JK reçoit du 1 en J et 0 en K sous l'effet du pulse d'horloge sa sortie Q=1, elle valide le compteur (les 2 autres JK) lorsque le compteur passe à 3 (sorties 11) la 1^{ère} JK reçoit du 1 en J et en K elle change donc d'état Q=0 sous l'effet du pulse d'horloge et le compteur recycle naturellement



2^{ème} solution proposée

La séquence s'effectue sur 6 pulses d'horloge, on réalise un compteur modulo 6 qui comptera tant que les lignes A1A0 comportent un 1. La sortie S sera générée par décodage des sorties du compteur.
Réalisation du compteur

Q ₃	Q ₂	Q ₁	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁
0	0	0	0	x	0	x	1	x
0	0	1	0	x	1	x	x	1
0	1	0	0	x	x	0	1	x
0	1	1	1	x	x	1	x	1
1	0	0	x	0	0	x	1	x
1	0	1	x	1	0	x	x	1

L'équation de J₁ et de K₁ est simple puisque les cases ne contiennent que des 1 et des x, les x peuvent être remplacés par des 1 ou des 0 à volonté, bien entendu nous les remplacerons par des 1 et J₁ = K₁ = 1

Tableaux de Karnaugh pour les équations de J₂ et K₂

J₂

K₂

Q ₃ Q ₂ → Q ₁ ↓	00	01	11	10
0	0	x	X	0
1	1	x	X	0

Q ₃ Q ₂ → Q ₁ ↓	00	01	11	10
0	x	0	X	x
1	x	1	X	x

Nous tirons de ces tableaux

$J_2 = Q_3 Q_1$

$K_2 = Q_1$

Tableaux de Karnaugh pour les équations de J_3 et K_3

J3

K3

$Q_3Q_2 \rightarrow$ $Q_1 \downarrow$	00	01	11	10
0	0	0	X	x
1	0	1	X	x


$Q_3Q_2 \rightarrow$ $Q_1 \downarrow$	00	01	11	10
0	x	x	X	0
1	x	x	X	1

Nous tirons de ces tableaux


$J_2 = Q_2Q_1$ $K_2 = Q_1$

Nous obtenons le schéma ci-dessous :

Compteur synchrone modulo 6




Le décodage pourra s'effectuer de façon simple avec un démultiplexeur d'où le schéma ci dessous



2^{ème} exercice

Associer deux registres de telle sorte que l'association se comporte comme un seul registre universel 8 bits



3^{ème} exercice

Un nombre de 4 bits arrive sous forme série le bit de poids fort en premier. Décrire la séquence qui permettra de l'introduire dans le registre et le ressortir renversé, c'est à dire bit de poids faible en premier


- A1A0 = 10 (décalage à droite)
- Faire arriver le nombre sur ESD
- 4 pulses d'horloge
- A1A0 = 11 (Décalage à gauche)
- Récupérer le nombre sur SSG
- 4 pulses d'horloge

4^{ème} exercice


A l'aide de registres et de tous autres circuits séquentiels ou combinatoires réaliser le circuit en mesure de résoudre le problème suivant :

Un nombre de 4 bits arrive sous forme série au rythme d'une horloge F_0 , le premier bit est signalé par une impulsion sur une ligne séparée Si. Le ressortir au rythme $F_0/2$ le premier bit signalé par une impulsion sur une ligne So

Séquence à réaliser



- 1 – Le nombre est présent sur l'entrée série
- 2 – 4 impulsions d'horloge à la fréquence F_0 introduisent le nombre dans le registre et la sortie So indique que le 1^{er} bit est présent sur la sortie
- 3 – l'horloge à la fréquence $F_0/2$ prend la main lorsque le dernier bit est présent sur la sortie So passe à 1 à nouveau.



Au départ le compteur est à 0, le multiplexeur envoie la fréquence F_0 . Un pulse sur H de la JK 2 la fait passer à 1 le compteur est validé et les bits entrent dans le registre . Lorsque le compteur atteint 3 la sortie SO passe à 1, lorsqu'il passe à 4 le multiplexeur envoie la fréquence $F_0/2$ le 8^{ème} pulse remet à 0 la JK 2 inhibant le compteur et le multiplexeur envoie à nouveau la fréquence F_0 .

5^{ème} exercice

Une impulsion doit dans un système déclencher le fonctionnement d'un circuit et mémoriser le résultat de ce circuit 2 pulses d'horloge plus tard. Comment faire ?

Le premier circuit reçoit l'impulsion directement le second reçoit l'impulsion retardée par un registre à décalage à deux bascules.