LES CIRCUITS INTEGRES MONOLITHIQUES

Si vous souhaitez des renseignements techniques plus substantiels, vous pourrez les trouver, à l'exception de la technologie RTL,
sur ce site dans le cours sur la technologie des circuits intégrés

 

 

Inventés par Kilby et Noyce ,(voir la fiche précédente) les circuits intégrés ont vu le jour en 1958. Concernés essentiellement par les origines de l'informatique, nous nous intéresserons principalement aux circuit logiques

TECHNOLOGIE RTL
Les premiers circuits furent en technologie RTL c'est à dire Logique à entrées sur Résistance et sortie sur Transistor

Supposons que la sortie Q de la porte a (Qa) est connectée à l'entrée A de la porte b (Ab), et Bb non connectée, si Q1a est saturé , la base de Q1b va se trouver à un potentiel entre 0 , la masse, et -V Q1 sera bloqué et Qb sera au potentiel haut, si les deux entrées Ab et Bb sont à 0 Qb sera également  haut, il n'y a pas d'ambiguïté.

Si Ab reçoit du 1 à travers R2a et que Bb est à 0, le circuit devient plus complexe si R2a + R3b << R1b , la base de Q1b est au potentiel ≥ à  Vbe Q1b est alors passant Qb est à 0 nous sommes en présence d'une porte NOR

A B Q
0 0 1
0 1 0
1 0 0
1 1 0

Nous voyons que ce type de porte va être très sensible au calibrage des potentiels appliqués sur les entrées, d'autre part elle nécessite une alimentation +V et -V. Cette technologie sera vite abandonnée

TECHNOLOGIE DTL ( voir le cours DTL et TTL)
logique à entrée sur diode et sortie sur Transistor

Sur la porte de gauche , tant que l'anode de D3 est à un potentiel inférieur à 2 tensions de déchet de diode, le transistor est bloqué et S est au potentiel haut. Pour que S soit au potentiel soit bas il suffit que les deux entrées e1 et e2 soient non connectées ( en l'air) ou connectées à des potentiels supérieurs à 1 Vd . Nous sommes en présence d'une porte NAND

e1 e2 S
0 0 1
0 1 1
1 0 1
1 1 0

 
La porte DTL ci dessus est simple et fonctionne bien. Cependant elle ne commute pas très rapidement. Pour en comprendre la raison il faut faire apparaître notamment, les capacité parasites. Pour qu'une diode passe de l'état passant à l'état bloqué, il est nécessaire de favoriser les chemins pour l'écoulement des charges contenues dans la jonction, de même une diode à l'état bloqué se comporte comme un condensateur qui doit se charger.

 

Sur la porte de gauche (un inverseur pour simplifier le raisonnement) , on voit que le condensateur parasite en parallèle sur la jonction base émetteur du transistor ne voit que peu de variation de tension nous la négligerons. Les capacité parasites des deux diodes D1 et D2 sont plutôt favorables à la transmission des fronts appliqués en E par contre la capacité entre base et collecteur du transistor doit, lorsque le transistor se bloque , se charger au potentiel haut. Le chemin de la charge se fait par R3 et R2 avec en parallèle la jonction base émetteur du transistor. Si R3 et R2 sont de faible valeur le condensateur se charge rapidement mais la consommation du circuit sera élevée notamment lorsque la sortie est à l'état bas.
Nous arrivons au dilemme rapidité/consommation
L'étape suivante a permis d'améliorer les performances de cette porte

TECHNOLOGIE TTL avec sortie dite Totem pole ( voir le cours DTL et TTL)

 

Un transistor multiémetteur sur l'entrée permet lorsque les transistors T2 et T3 doivent se bloquer de charger rapidement les capacités parasites base collecteur de T2 et T3 . Ce transistor ne fonctionne en transistor qu'à ce moment là.  La diode placée sur la sortie relève le potentiel de l'émetteur de T3 afin d'assurer son blocage lorsque T4 se sature
Cette technologie a été beaucoup utilisée beaucoup plus rapide que la DTL et meilleure sortance mais au 1 logique le potentiel de sortie ne peut dépasser
+V - (Vd+Vsat T3) soit 3,8V pour une alimentation de +5V.
 Afin de permettre à la porte d'alimenter plusieurs entrées de ce même type , l'alimentation des transistors de sortie est étudiée pour qu'ils puissent se saturer dans les limites prévues ( fréquemment un fan out de 10). Il s'en suit, lorsque la sortie n'alimente qu'une seule entrée une sursaturation des transistors donc un temps de blocage exagérément long. 

TECHNOLOGIE TTL Schottky ( voir le cours DTL et TTL)

Lorsqu'un transistor est sur saturé, le potentiel de la base est plus élevé que celui du collecteur, et le transistor est long à se bloquer. Si nous plaçons une diode shottky dont la tension de déchet est de l'ordre de 0,4volt entre base et collecteur, le potentiel du collecteur ne pourra pas descendre en dessous de (Vb-0,4V). Il s'en suit une adaptation de la saturation du transistor à la charge et donc une amélioration de la rapidité de blocage.

Le besoin de vitesse dans les circuits logiques s'oriente vers des circuits logiques dont les transistors bipolaires ne sont jamais saturés , ce sont les logiques à couplage d'émetteurs ECL

TECHNOLOGIE ECL (voir le cours ECL)

Le transistor T3 reçoit sur sa base la tension Vz ce qui impose la tension Vz-Vbe sur son émetteur ainsi que sur les émetteurs de T1 et T2. Si les bases de T1 et T2 sont à un potentiel inférieur à Vz T1 et T2 sont bloqués entraînant S1 au potentiel +V  et S2 est au potentiel bas. Si l'une des entrées E1 ou E2 ou les deux sont à un potentiel >Vz le ctransistor concerné conduit, impose sur les émetteurs un potentiel > Vz-Vbe, bloquant T3 S1 est à un potentiel bas et S2 un potentiel bas.

On voit que dans ce montage, si l'on ne veut pas saturer les transistors les états logiques 0 et 1 sont proches , quelques dixièmes de volt , il s'en suit une faible immunité au bruit

TECHNOLOGIE CMOS (voir le cours MOS-CMOS)

L'emploi de transistor Mos complémentaires, c'est à dire des Mos canal N et canal P, à enrichissement sur la même puce. Permet une extrême simplification des portes logiques. Un Mos à enrichissement est bloqué en l'absence de commande. Un transistor canal P est passant lorsque Vgs est négatif pour Vgs = 0 il est bloqué pour le canal N si Vgs est positif il est passant pour Vgs= 0 il est bloqué. Un transistor Mos à enrichissement bloqué se comporte comme une résistance de plusieurs MΏ, à l'état passant c'est une résistance de quelques dizaines d'ohms. Si une porte CMOS alimente une entrée capacitive, ce qui est le cas pour une entrée de porte CMOS , la fourniture d'un état logique après quelques constantes de temps , cet état logique courrespond exactement aux tensions d'alimentation des circuits, ce qui donne une bonne immunité au bruit.

 

 

 

Numéro de la Fiche 112
Dernière mise à jour 25-11-2013