|
LES
TIMERS
Application au
microcontrôleur MC9S12
|
Hugues
ANGELIS |
page 05 |
Détail des registres
TFLG1 (Timer Flag Register
1)
(Base + 14)
|
Bit |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Read |
C7F |
C6F |
C5F |
C4F |
C3F |
C2F |
C1F |
C0F |
|
Write |
|
Reset |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Accès : Toujours accessible
en lecture.
Ecrire un '1' met le bit correspondant à '0'.
Ecrire un '0' est sans effet.
CXF
Channel X
Flag
Flag sur le canal X.
Fonction : - Indique le canal ayant
vu son entrée devenir active ou sa sortie changer d'état.
- Doit être systématiquement remis à 0 pour permettre la prise en
compte d'une nouvelle activation.
- Si le bit TFFCA du registre TSCR est activé, la mise à zéro est
réalisée automatiquement par la lecture ou
l'écriture dans le
registre correspondant.
- Le bit C0F est affecté à la fois par le port 0, le
registre Pulse Accumulator 16 bits PACB et le registre Pulse
Accumulator 8 bits PAC0.
- Les bits C1F, C2F et C3F sont affectés respectivement, à la fois par
les ports 1, 2 et 3, et les registres des Pulse
Accumulator 8 bits
PAC1, PAC2 et PAC3
Etat : 0, flag inactif.
1, flag activé.
TFLG2 (Timer Flag Register
2)
(Base + 15)
|
Bit |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Read |
TOF |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
Write |
|
|
|
|
|
|
|
|
Reset |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Accès : Toujours accessible
en lecture.
Ecrire un '1' met le bit correspondant à '0'.
Ecrire un '0' est sans effet.
TOF Timer
Overflow Flag Flag de débordement du Free Running
Counter.
Fonction : Indique lorsque le
Free Running Counter déborde (lorsqu'il passe de 65 535 à 0).
Doit être systématiquement remis à 0 pour permettre la prise en
compte d'une nouvelle activation.
Si le bit TFFCA du registre TSCR est activé, la mise à zéro est
réalisée automatiquement par la lecture du
registre TCNT.
Etat : 0, flag inactif.
1, flag activé.
TC0 (Timer Input Capture / Output Compare
Register 0) (base + 16)
|
Bit |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Read |
TC015 |
TC014 |
TC013 |
TC012 |
TC011 |
TC010 |
TC09 |
TC08 |
|
Write |
|
Reset |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
(base + 17)
|
Bit |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Read |
TC07 |
TC06 |
TC05 |
TC04 |
TC03 |
TC02 |
TC01 |
TC00 |
|
Write |
|
Reset |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Accès : Toujours accessible
en lecture et en écriture.
En mode IC, une écriture dans le registre est sans effet.
TC0X
Timer
0
Registre du Timer du port 0.
Fonction : En mode IC, le
registre contient la valeur du Free Running Counter après détection
d'un état actif par l'étage
d'entrée.
En mode OC, le registre contient la valeur de basculement de la
sortie.
Pour les registres TC1, TC2, TC3,
TC4, TC5, TC6 et TC7, utilisez les indications du registre TC0 en
modifiant les valeurs des adresses conformément au tableau de la
page XXX.
PACTL (16 bits Pulse Accumulator A Control
Register) (Base + 32)
|
Bit |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
Read |
0 |
PAEN |
PAMOD |
PEDGE |
CLK1 |
CLK0 |
PAOVI |
PAI |
|
Write |
|
|
Reset |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Accès : Toujours accessible
en lecture et en écriture.
PAEN Pulse
Accumulator A Enable Activation du Pulse
Accumulator A.
Fonction : Permet d'activer le
Pulse Accumulator 16 bits A.
Si actif, les Pulse Accumulators 8 bits PACN3 et PACN2 sont
automatiquement désactivés.
Si actif, le Pulse Accumulator A utilise le port 7 comme entrée.
Etat : 0, PACA désactivé.
1, PACA activé.
PAMOD Pulse
Accumulator A Mode Mode de fonctionnement du Pulse Accumulator A.
PEDGE Pulse
Accumulator A Edge Front actif du Pulse
Accumulator A.
Fonction : Les bits PAMOD et
PEDGE sont à utiliser en conjonction pour définir le mode de
fonctionnement du Pulse
Accumulator A.
Etat : Dans l'ordre
PAMOD (première colonne) puis PEDGE (deuxième colonne)
00, Mode compteur d'événement sur fronts descendants ;
01, Mode compteur d'événement sur fronts montants ;
10, Mode "Time-Gated" sur niveau haut ;
11, Mode "Time-Gated" sur niveau bas.
En mode "Time-Gated", l'horloge
utilisée pour le comptage est l'horloge système divisée par 64.
CLKX
Clock Select Choix de l'horloge du
Free Running Counter.
Fonction : Les bits CLKX
permettent de choisir l'horloge qui alimente le Free Running Counter.
Etat : Dans l'ordre
X=1 (première colonne) puis X=0 (deuxième colonne)
00, L'horloge du Free Running Counter est relié à la sortie du
Prescaler ;
01, L'horloge du Free Running Counter est relié à PACLK ;
10, L'horloge du Free Running Counter est relié à PACLK/256 ;
11, L'horloge du Free Running Counter est relié à PACLK/65 536.
Le signal PACLK est le signal obtenu
à la sortie de l'étage d'entrée du Pulse Accumulator 16 bits A.
son état et sa valeur dépendent exclusivement des bits PAMOD et
PEDGE
PAOVI Pulse
Accumulator A Overflow Interrupt Enable
Activation de
l'interruption sur Overflow du Pulse Accumulator A.
Fonction : Permet d'activer une
interruption lors du débordement du Pulse Accumulator A.
Etat : 0, Interruption
sur débordement désactivée. 1, Interruption sur débordement activée.
PAI
Pulse Accumulator A Input Interrupt Enable
Activation de l'interruption sur
entrée active du Pulse Accumulator A.
Fonction : Permet d'activer une
interruption lors de la détection d'un état actif, pour le Pulse Accumulator, sur .le port n°7
Etat : 0, Interruption
sur état actif sur le port 7 désactivée.
1, Interruption sur état actif sur le port 7 activée.
|